LTspiceでシミュレーションしようとしたら、CRDのモデルがない!?って困ることがありませんか?
LTspiceには、CRDのモデルが用意されていません。そこで、できるだけカンタンにCRDのある回路のシミュレーションをするための、簡易モデルを作りたいと思います。
できるだけ簡単にCRDのモデルをつくる
CRDはゲート・ソース間を短絡したJFETと同じ?らしいので、CRDの代わりにJFETのモデルを利用します。
パラメータの決め方
JFETのゲート・ソース間を短絡し、所望のグラフになるように、JFETのパラメータを設定します。
Vto、Beta、Lambdaの3つのパラメータを、ざっくりこんな具合で設定すれば、そこそこイイ感じ?になります。
- 肩電圧Vk=-Vto
- 電圧Vk時の電流Ik=(Lambda+1)×Beta×(Vto)^2
- 1Vあたり(Lambda×Beta×(Vto)^2)だけ電流が持ち上がる
Lambda=0であれば、ペタッとしたキレイな定電流になります。
なので、まずはVtoを決めて、Lambda=0で考えてBetaの値を決めます。その後、Lambdaでどれだけ電流を持ち上げるかを決めます。そして、Lambdaで持ち上がった分だけBetaを再調整する、といった流れでパラメータを設定していきます。
実際の素子「E-102」の簡易モデルを考える
今回は、SEMITECの「E-102」をモデル化してみます。E-102のスペックはこちら。
- SEMITEC(石塚電子)E-102
- Ip=1.00mA(0.88mA~1.32mA)@10V
- Vk=1.7V Ik=0.8Ip(min)
各パラメータを考えていきます。
肩電圧を1.7Vとしたいので、
一定となる電流値を1.00mAとしてBetaを考えると、
1V増えるごとに電流が0.005mA増えるものとすると、
よって、Ikは
ちょっと電流が大きめなので、気持ちBetaを下げて、Beta=3.32×10^-4とすると
Beta=3.32×10^-4のときに、1Vごとに増える電流値は
となりました。
まとめると、
- Vto:-1.7
- Beta:3.32×10^-4
- Lambda:0.005
LTspiceで「E-102」のシミュレーションをする
実際にLTspiceでCRD「E-102」のシミュレーションをしてみます。
回路図エディタで上図のように書いて、「.op」をクリックします。
でてくる画面のなかに、「.model E-102 NJF(Vto=-1.7 Beta=0.332m Lambda=0.005)」と記述します。
ポイントは、CRDとして用いるJFETシンボルの名前と.modelで記述した名前を合わせることです。
このモデルでシミュレーションを実行(電圧源V1をスイープ)すると、こんな波形が得られます。
狙った波形になっています。
因みに、オリジナルのシンボルを作ったりすると「かっこいい」ですが、まあこれくらいなら無くてもいいか、と思ったので作ってません。
0 件のコメント:
コメントを投稿